

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES  
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum  
Internationales Büro



(43) Internationales Veröffentlichungsdatum  
27. Juni 2002 (27.06.2002)

PCT

(10) Internationale Veröffentlichungsnummer  
WO 02/51006 A1

(51) Internationale Patentklassifikation: H03K 3/356,  
19/094, 5/02, 19/0185

(72) Erfinder: und

(75) Erfinder/Anmelder (nur für US): SCHAMBERGER,  
Florian [DE/DE]; Nonn 39, 83435 Bad Reichenhall (DE).

(21) Internationales Aktenzeichen: PCT/DE01/04781

(22) Internationales Anmeldedatum:  
19. Dezember 2001 (19.12.2001)

(74) Anwalt: EPPING, HERMANN & FISCHER; Ridlerstr.  
55, 80339 München (DE).

(25) Eiareichungssprache: Deutsch

(81) Bestimmungsstaaten (national): JP, KR, US.

(26) Veröffentlichungssprache: Deutsch

(84) Bestimmungsstaaten (regional): europäisches Patent (AT,  
BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC,  
NL, PT, SE, TR).

(30) Angaben zur Priorität:  
100 63 686.1 20. Dezember 2000 (20.12.2000) DE

Veröffentlicht:


— mit internationalem Recherchenbericht

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von  
US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-  
Martin-Str. 53, 81669 München (DE).

[Fortsetzung auf der nächsten Seite]

(54) Title: CIRCUIT ARRANGEMENT FOR LEVEL AMPLIFICATION IN PARTICULAR FOR CONTROLLING A  
PROGRAMMABLE CONNECTION

(54) Bezeichnung: SCHALTUNGSANORDNUNG ZUR PEGELERHÖHUNG, INSBESONDERE ZUM ANSTEUERN EINER  
PROGRAMMIERBAREN VERBINDUNG



(57) Abstract: A circuit arrangement for level amplification, in particular for controlling a connection (1), programmable with an energy impulse is disclosed, which may also be characterised as a fuse. The circuit arrangement comprises a circuit for level amplification (25) and a logic circuit (7). The logic circuit connects a first input signal to a second input signal (A, B) and controls an input for the level amplification circuit (25), whereby the output level of an output signal from the circuit for level amplification is greater than the input level. A fusible connection (1) may be connected to an output connector for the circuit for level amplification (25). As an input stage (N1, N3) of the circuit for level amplification (25) is also a first partial circuit of the logic circuit (7), said circuit arrangement permits a particularly component- and space-saving construction. The above is of particular advantage in mass-memory chips.

[Fortsetzung auf der nächsten Seite]

WO 02/51006 A1



Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Docket # P2000,0342

Applic. # \_\_\_\_\_

Applicant: Florian Schamberger

Lerner and Greenberg, P.A.

Post Office Box 2480

Hollywood, FL 33022-2480

Tel: (954) 925-1100 Fax: (954) 925-1101

**(57) Zusammenfassung:** Es ist eine Schaltungsanordnung zur Pegelerhöhung, insbesondere zum Ansteuern einer mit einem Energieimpuls programmierbaren Verbindung (1) angegeben, welche auch als Fuse bezeichnet wird. Die Schaltungsanordnung weist eine Schaltung zur Pegelerhöhung (25) sowie eine Logikschaltung (7) auf. Die Logikschaltung verknüpft ein erstes mit einem zweiten Eingangssignal (A, B) und steuert einen Eingang der Schaltung zur Pegelerhöhung (25), wobei der Ausgangspegel eines Ausgangssignals der Schaltung zur Pegelerhöhung größer als der Eingangspegel ist. An einem Ausgangsanschluß der Schaltung zur Pegelerhöhung (25) ist eine schmelzbare Verbindung (1) anschließbar. Da eine Eingangsstufe (N1, N3) der Schaltung zur Pegelerhöhung (25) zugleich eine erste Teilschaltung der Logikschaltung (7) ist, ermöglicht die Schaltungsanordnung einen besonderen bauteil- und flächensparenden Aufbau. Dies wirkt sich insbesondere bei Anordnung in Massenspeicher-Chips vorteilhaft aus.